PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-334139

(43)Date of publication of application: 02.12.1994

(51)Int.CI.

H01L 27/10 G11C 17/06

(21)Application number: 05-139412

(71)Applicant: SONY CORP

(22) Date of filing:

18.05.1993

(72)Inventor: SHINGU MASATAKA


ITO SHINICHI


(54) READ-ONLY MEMORY AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To increase the integration degree of a read-only memory and to shorten the time elapsed until the memory is completed since the decision of a storage content.

CONSTITUTION: Through holes 7 are formed in a first interlayer insulating film 6 on a first-layer aluminum interconnection film 5, diodes are formed in the individual through holes 7, a second interlayer insulating film 9 is formed on the first interlayer insulating film 6, and a second-layer aluminum interconnection film 11 which is connected to the diodes is formed via through holes 10 formed in the second interlayer insulating film 9 on the basis of a storage content.





(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号。

特開平6-334139

(43)公開日 平成6年(1994)12月2日

(51)Int.Cl.*

酸別配号 431 庁内整理番号 7210-4M FΙ

技術表示箇所

H01L 27/10

G11C 17/06

G11C 17/06

D

審査簡求 未離求 請求項の数4 FD (全 6 頁)

(21)出願番号

(22)出願日

特額平5-139412

平成5年(1993)5月18日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 新宮 正孝

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 伊藤 信一

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 尾川 秀昭


(54) 【発明の名称】 読出し専用メモリとその製造方法

(57)【要約】

【目的】 読出し専用メモリの集積度を高くし且つ記憶 内容の決定からメモリの完成までの期間の短縮を図ることができるようにする。

【構成】 第1層目のアルミニウム配線膜5上の第1の 層間絶縁膜6にスルーホール7を形成し、各スルーホー ル7にダイオードを形成し、第1の層間絶縁膜6上に第 2の層間絶縁膜9を形成し、該第2の層間絶縁膜9に記 億内容に基づいて形成したスルーホール10を介して上 記ダイオードと接続される第2層目のアルミニウム配線 膜11を形成する。





'n

【特許請求の範囲】

【請求項1】 基板上に配線膜が多数並設され、

上記配線膜上に第1の層間絶縁膜が形成され、

上記第1の層間絶縁膜に上記配線膜表面を露出させるス ルーホールが各配線膜毎に多数所定間隔をおいて形成さ n.

上記各スルーホール毎にダイオードが形成され、 上記第1の層間絶縁膜上に第2の層間絶縁膜が形成さ ħ.

上記第2の層間絶縁膜に記憶すべき内容に応じて選択さ 10 れたダイオードを露出させるスルーホールが形成され、 上記第2の層間絶縁膜上に、上から視て上記配線膜と交 差し上記ダイオードを介して該配線膜と接続される金属 配線膜が多数形成されてなることを特徴とする読出し専 用メモリ

【請求項2】 各ダイオードが、第1の層間絶縁膜のス ルーホール内の半導体層にp n接合を形成することによ り構成されていることを特徴とする請求項1記載の読出 し専用メモリ

【請求項3】 各ダイオードが、第1の層間絶縁膜のス 20 ルーホール内の半導体層と、該第1層間絶縁膜の下側の 又は第2の層間絶縁膜の上側の配線膜との間に形成され たショットキーバリアダイオードからなることを特徴と する請求項1記載の読出し専用メモリ

【請求項4】 基板上に配線膜を形成する工程と、 上記配線膜の表面に第1の層間絶縁膜を形成する工程 と、

上記第1の層間絶縁膜に上記配線膜の表面を露出させる スルーホールを形成する工程と、

CVDにより上記各スルーホールを埋めダイオードを成 30 す半導体層を形成する工程と、

上記第1の層間絶縁膜上に第2の層間絶縁膜を形成する 工程と、

上記第2の層間絶縁膜に記憶内容に対応したダイオード を露出させるスルーホールを形成する工程と、

上記第2の層間絶縁膜上に上記配線膜と上から視て交差 し上記ダイオードを介して接続される金属配線膜を形成 する工程と、

を少なくとも有することを特徴とする請求項1、2又は 3記載の読出し専用メモリを製造する読出し専用メモリ 40 の製造方法

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、読出し専用メモリ、特 に高集積化が可能で且つ記憶内容の決定からメモリの完 成までの期間の短縮を図ることのできる読出し専用メモ リと、その製造方法に関する。

[0002]

【従来の技術】読出し専用メモリとして特開平1-18

モリは、P型多結晶シリコンと、該P型多結晶シリコン と交差するように配置されたN型多結晶シリコンとを有 し、前記P型多結晶シリコンと前記N型多結晶シリコン をダイオード結合させるためのコンタクトの有無により データを記憶するようにしたものである。

[0003]

【発明が解決しようとする課題】このような読出し専用 メモリによれば、各スルーホールにメモリセルを成すダ イオードを形成することができるので、高集積化を図る ことができるが、記憶内容の決定からメモリの完成まで の期間の短縮を図ることに限界がある。

【0004】というのは、この技術によれば、記憶内容 の決定後にメモリセルを成すダイオードを形成し、その 後にアルミニウム配線膜その他の金属配線膜を形成する 必要があるからである。特に、ダイオードの形成に必要 な工程数は多く、更にマイクロコンピュータ等に用いら れるマスクROM等においては高集積化の要求が強いの で、将来においてはダイオード形成後に形成されるアル ミニウム配線膜が二層あるいは三層必要となってくる。

従って、記憶内容の決定後にダイオードを形成し、多層 のアルミニウム配線膜を形成することは、記憶内容の決 定からメモリの完成までの抑間の短縮を図ることを阻む 原因となり、その期間を少しでも多く短縮する必要に迫 られていたのである。

【0005】本発明はこのような問題点を解決すべく為 されたものであり、読出し専用メモリの記憶内容の決定 からメモリの完成までの期間の短縮を図ることができる ようにすることを目的とする。

[0006]

【課題を解決するための手段】 請求項1の読出し専用メ モリは、金属配線膜上の第1の層間絶縁膜に該配線膜を 露出させるスルーホールを形成し、各スルーホール毎に ダイオードを形成し、第1の層間絶縁膜上に第2の層間 絶縁膜を形成し、記憶内容に基いて該層間絶縁膜にスル ーホールを形成し、該スルーホールを介して上記ダイオ ードと接続される金属配線膜を形成してなることを特徴 とする。 請求項2の読出し専用メモリは、請求項1の読 出し専用メモリにおいて、ダイオードがスルーホールを 埋める半導体層により形成されたことを特徴とする。

【0007】請求項3の読出し専用メモリは、請求項1 の読出し専用メモリにおいて、ダイオードがスルーホー ルを埋める半導体と金属配線膜とによるショットキーダ イオードからなることを特徴とする。 請求項4の読出し 専用メモリの製造方法は、請求項1、2又は3記載の読 出し専用メモリの製造方法において、基板上の配線膜の 表面に層間絶縁膜を形成する工程と、該層間絶縁膜に金 属配線膜の表面を露出させるスルーホールを形成する工 程と、該各スルーホールを埋めダイオードを成す半導体 層を形成する工程と、上記層間絶縁膜上に第2の層間絶 5899号に記載されたものがある。この読出し専用メ 50 緑膜を形成する工程と、記憶内容に対応したダイオード

を露出させるスルーホールとを上記第2の層間絶縁膜に 形成する工程と、金属配線膜を形成する工程とを少なく とも有することを特徴とする。

[8000]

[作用] 本発明によれば、基板上の配線膜を覆う層間絶 **録膜のスルーホールにダイオードを形成し、その層間絶** 縁膜上に第2の層間絶縁膜を形成し該第2の層間絶縁膜 にダイオードと上層の金属配線膜との間を接続するスル ーホールを形成することによりビット線とワード線の交 点となるすべての部分にダイオードを形成し、更に第2 10 の層間絶縁膜を形成した状態で記憶内容の決定を待ち、 記憶内容の決定後、第2の層間絶縁膜の記憶内容に応じ た交点のみエッチングすることによりスルーホールを形 成し、その後上層の金属配線膜を形成することにより読 出し専用メモリの製造ができる。従って、記憶内容決定 前にダイオードを形成しておくことができるので、記憶 内容の決定からメモリの完成までの期間の短縮を図るこ とができる。

[0009]

[実施例]以下、本発明読出し専用メモリとその製造方 20 法を図示実施例に従って詳細に説明する。図1(A)乃 至(C)は本発明読出し専用メモリの一つの実施例を示 ・すもので、(A)は回路図、(B)は概略構成平面図、 (C) はメモリアレイの一部とロジック回路の一部を示 す断面図である。本読出し専用メモリは図1(A)に示 すようにビット線とワード線との間の交点にダイオード を接続したりしなかったりすることにより記憶するよう にしたものであるが、より具体的には各交点にすべてダ イオードを設け、ダイオードより上層の層間絶縁膜の交 を設けたり設けなかったりすることにより記憶をするよ うにしている.

【0010】次に、図1 (C)に従って読出し専用メモ リの具体的な構造を説明する。図面において、1は半導 体基板、2はそのメモリセルアレイ部分、3はロジック 回路部分、4は半導体基板1表面を覆う絶縁膜、5は第 1層目のアルミニウム配線膜(1A1)で、メモリセル アレイ部分上にあるものはビット線を成す。尚、暫くは メモリセルアレイ部分の構造のみを説明する。

[0011]6は第1層目のアルミニウム配線膜5上に 40 形成された第1の層間絶縁膜で、第1層目のアルミニウ ム配線膜5と後で説明ところのワード線を成す第2層目 のアルミニウム配線膜(11)との交点にあたる箇所に はすべてアルミニウム配線膜5の表面を露出させるスル ーホール7、7、…が形成されている。8、8、…は各 スルーホール7、7、…内に設けられた例えばアモルフ ァスシリコンからなる半導体層、8 pは該半導体層8の 上半部に形成された p型半導体領域、8 nは該半導体層 8の下半部に形成されたn型半導体領域で、この半導体 領域8pと8nにより接合型ダイオードが形成されてい 50

【0012】9は上記層間絶縁膜6及び半導体層8を覆 う第2の層間絶縁膜で、該層間絶縁膜9の記憶内容に対 応した交点位置にスルーホール10が形成されている。 従って、第1層目と第2層目のアルミニウム配線膜の交 点位置にあってもスルーホールが形成されないところも ある。11は第2層目の金属配線膜でワード線を成し、 スルーホール10を通して上記接合ダイオードのアノー ドに接続されている。

【0013】尚、ロジック回路部3においてはかかる接 合ダイオードがなく、従って第1層目のアルミニウム配 **級膜5がピット線を成すわけではなく、また、第2層目** のアルミニウム配線膜11がワード線をなすわけではな い。そして、第1層目のアルミニウム配線膜5と第2層 目のアルミニウム配線膜11との電気的接続は、接合ダ イオードを介することなくスルーホール10、7内にて 直接両アルミニウム配線膜5、11をコンタクトさせる ことにより行われる。尚、ロジック回路は半導体基板1 に形成される図示しないトランジスタ等によっても構成 されることはいうまでもない。

【0014】次に図1に示した読出し専用メモリの製造 方法について説明する。 図2 (A) 乃至 (E) 及び図3 (A)、(B)はその製造方法を工程順に示す断面図で あり、図2(A)乃至(E)は読出し専用メモリの製造 方法の記憶内容決定待ちまでの工程を工程順に示し、図 3(A)、(B)は記憶内容決定後の工程を工程順に示 す。

(A) 半導体基板1の絶縁膜4上に第1層目のアルミニ ウム配線膜5をアルミニウムのスパッタリング、選択的 点にあたる部分に図1(B)に示すようにスルーホール 30 エッチングにより形成し、次に、層間絶縁膜6を例えば CVDにより形成し、その後、該層間絶縁膜6に対して 選択的エッチング処理を施すことによりダイオードを形 成すべきスルーホール7を形成する。このスルーホール 7はビット線とワード線の交点となるすべてのところに 形成するのであって、交点のうち特定のものを選択して そこに形成するというものではない。図2(A)はスル ーホール7形成後の状態を示す。

> 【0015】(B)次に、例えばプラズマCVDによ り、図2(B)に示すように、アモルファスシリコン層 8を形成する。このようにアモルファスのシリコン層8 を形成するのは、プラズマCVDによりアルミニウム配 **銀膜5に悪い影響を与えない低い温度で形成することが** できるからである。勿論、配線膜として耐熱性の強いも のを用いれば、ポリシリコン層を形成することもでき

- (C)次に、図2(C)に示すように、シリコン層8の スルーホール7以外に存在する部分を除去する。この除 去は例えばフォトレジスト膜をマスクとする選択的エッ チングにより行う。
- 【0016】(D)次に、不純物のイオン打込みによ

り、図2(D)に示すように、アモルファスシリコン層 8の上半分をp型領域8pに、下半部をn型領域8nに する。即ち、エネルギーと導電型を変えた不純物のイオ ン打込みによりシリコン層8の上半部にはp型不純物を 打込み、下半部にはn型不純物を打込む。これにより各 スルーホール7、7、…に接合ダイオードが形成され

(E)次に、図2(E)に示すように層間絶縁膜6及び 接合ダイオード上に第2の層間絶縁膜9を形成する。そ して、この状態で記憶内容の決定を待つのである。

【0017】次に、記憶内容の決定後の工程について図 3(A)、(B)に従って説明する。

(A) 第2の層間絶縁膜9に対して選択的エッチングを 施すことにより図3(A)に示すように、記憶内容に応 じた交点の位置にスルーホール10を形成して、その交 点に位置するダイオードのp型領域8pを露出させる。 同時に、ロジック回路部分の必要箇所、即ち第1層アル ミニウム配線膜5と第2層アルミニウム配線膜11とを 導通させるべき箇所にもスルーホール10、7を形成す

【0018】従って、すべてダイオードがp型領域8p を露出せしめられるわけではなく、記憶内容に応じてワ ード線とビット線との間に導通が必要となった交点のダ イオードのみがp型領域8pを露出せしめられることに なる。

(B) その後、図3(B) に示すようにビット線を成す 第2層目のアルミニウム配線膜11をアルミニウムのス パッタリング、選択的エッチングにより形成する。

【0019】このように、本読出し専用メモリによれ ば、ビット線を成すアルミニウム配線膜5とワード線を 成すアルミニウム配線膜11の交点となる全箇所にダイ オードを形成し、そのダイオードの形成後に第2の層間 絶縁膜9を形成し、この層間絶縁膜9にスルーホール1 0を形成してビット線11とダイオードとを接続した り、スルーホール10を形成せずビット11とダイオー ドとの間とを非接続とすることにより記憶をするので、 記憶内容決定前までにダイオードを形成し、更に第2の 層間絶縁膜8を形成しておくことができる。

【0020】そして、記憶内容決定後に層間絶縁膜9に その記憶内容に従ってスルーホール10を形成し、その 40 形例を示す断面図である。 後第2層目のアルミニウム配線膜11を形成すれば読出 し専用メモリが出来上る。従って、記憶内容決定後読出 し専用メモリを完成させるに要する期間 (TAT)を特 開平1-185899号により紹介された技術に比較し て著しく短縮することができる。

【0021】図4(A)、(B)は本発明読出し専用メ モリの各別の変形例を示す断面図で、(A)は第1の層 間絶縁膜6のスルーホール7よりも第2の層間絶縁膜9 のスルーホール10の方を小径にした変形例を示し、

(B)は半導体層8を、その上部がスルーホール7の上 50 10 記憶内容に応じて形成されたスルーホール

6 側及び外側に食み出すように形成した変形例を示す。

【0022】図5は本発明読出し専用メモリの別の実施 例を示す断面図である。本実施例はダイオードとして接 合ダイオードではなくショットキーダイオードを形成し たものである。即ち、ビット線を成すアルミニウム配線 膜5とスルーホール7内を埋めるアモルファスあるいは 多結晶の n型のシリコン層 8 n との間に形成されるショ ットキーバリアを利用したショットキーダイオードをワ ード線とビット線との間を接続するダイオードとして用 10 いている。80はシリコン層8nの上部に形成されたオ ーミックコンタクト層で、例えばn型不純物濃度を高く することにより形成される。勿論、ショットキーバリア が半導体層8と配線膜11との間に形成され、オーミッ クコンタクトが半導体8と配線膜5との間に形成される ようにしても良い。このように、本発明は種々の態様で 実施することができる。

[0023]

【発明の効果】以上に述べたように、本発明によれば、 ワード線とビット線との交点となるすべての部分にダイ 20 オードを形成し、更にそれより上層の層間絶縁膜を形成 した状態で記憶内容の決定を待ち、記憶内容の決定後、 該層間絶縁膜の記憶内容に応じた交点のみエッチングす ることによりスルーホールを形成し、その後金属配線膜 を形成することにより節出し専用メモリの製造ができ る。従って、記憶内容決定前にダイオードを形成してお くことができ、記憶内容の決定からメモリの完成までの 期間の短縮を図ることができる。

【図面の簡単な説明】

【図1】(A)乃至(C)は本発明読出し専用メモリと その製造方法の一つの実施例を示すもので、〈A〉は回 路図、(B)は概略構成平面図、(C)は断面図であ

【図2】(A)乃至(E)は図1に示す読出し専用メモ リの製造方法の記憶内容決定待ちまでの工程を順に示す 断面図である。

【図3】(A)、(B)は図1に示す読出し専用メモリ の製造方法の記憶内容決定後の工程を順に示す断面図で ある.

【図4】(A)、(B)は読出し専用メモリの各別の変

【図5】本発明説出し専用メモリの別の実施例を示す断 面図である。


【符号の説明】


- 1 基板
- 5 配線膜
- 6 第1の層間絶縁膜
- 7 ダイオードが形成されたスルーホール
- 8 半導体層
- 9 第2の層間絶縁膜

11 金属配線膜

【図1】

つの実施例 (B)概略構成平面図 回路図





・絶縁度

10・… 記憶内容に応じて 形成されたスルーホール 11… 第 2層目の金属配線膜


第1層目の金属配線膜 第1の層質結縁膜


ダイオード を成す半導体層


9… 第2の層圏絶縁膜

【図2】

製造方法の配憶内容決定待ちまでを 工程順に示す断面図









[図3]

製造方法の記憶内容決定後を工程順に 示す断面図



[図4]

各別の変形例を示す断面図



【図5】

別の実施例を示す断面図

